Studium Politechniczne -> Laboratoria

Transmisji danych | Układów Programowalnych | Mikroprocesorów i procesorów sygnałowych | Układów Sterowania i Urządzeń Napędowych | Maszyn i Robotów


Pracownia Układów Programowalnych

kierownik pracowni: mgr Robert Frankowski

Tematy ćwiczeń

Liczba godzin 45/60

Zajęcia przewidziane dla studentów 4 roku na kierunku Fizyka Techniczna,
specjalność: miernictwo komputerowe, komputerowe systemy sterowania.

Ćwiczenie 1

Implementacja odbiornika PS2 w strukturze układu programowalnego XC95-108 (PS2,Dekoder,Wyświetlacz,VHDL,FPGA,Xess,Xilinx)

Celem ćwiczenia jest wykonanie odbiornika PS2 oraz zapoznanie się z zestawem laboratoryjnym firmy XESS XS95. W celu wizualizacji odczytanych z portu PS2 danych posłuży dekoder wyświetlacza 7 segmentowego. Źródłem przesyłanych informacji jest klawiatura PS2 podłączona do zestawu laboratoryjnego XS95. Pobierz

Ćwiczenie 2

Projekt i implementacja liczników oraz dzielników częstotliwości w strukturze układu programowalnego CPLD firmy Lattice Semiconductors Mach4a5 (przerzutniki, liczniki synchroniczne i asynchroniczne,dzielniki częstotliwości)

Celem ćwiczenia jest implementacja projektu logicznego w strukturze układu programowalnego Mach4 przy pomocy programu narzędziowego firmy Lattice Semiconductors - ispLever. Student powinien nabyć praktycznej wiedzy na temat projektowania dzielników częstotliwości oraz liczników synchronicznych i asynchronicznych. Pobierz

Ćwiczenie 3

Projekt i implementacja nadajnika transmisji szeregowej w strukturze układu programowalnego FPGA Spartan2 (RS232, Spartan2, Maszyna stanów)

Nabycie umiejętności w programowaniu układu FPGA Spartan2 i zestawu laboratoryjnego DS-BD-2SLC przy pomocy narzędzia programistycznego ISE9.1, oraz wykorzystanie maszyny stanów do realizacji nadajnika transmisji szeregowej. Pobierz

Ćwiczenie 4

Wykorzystanie bloków DLL w strukturze Virtex (DLL, dzielnik częstotliwości, XSV300, FPGA Editor)

Celem ćwiczenia jest zapoznanie się z zasobami układu programowalnego FPGA typu Virtex XCV300-PQ240 w szczególności poznanie pętli DLL (Delay Locked Loop), oraz zaznajomienie się z możliwościami edycji struktury przy użyciu narzędzia „FPGA Editor". W ćwiczeniu należy zbudować projekt dzielnika częstotliwości wykorzystując pętlę DLL i zasoby logiczne. Stopień podziału należy zaobserwować na diodzie LED dostępnej w zestawie XSV300. Pobierz

Ćwiczenie 5

Implementacja bloków mnożących w strukturze FPGA typu VIRTEX-4 (DSP48, Core Generator, ML402, sterownik LCD HD44780)

Celem ćwiczenia jest zdobycie umiejętności wykorzystywania komponentów układów programowalnych FPGA typu Virtex-4, poznania narzędzia „Core Generator". W ćwiczeniu należy wykonać projekt realizujący: mnożenie dwóch liczb ze znakiem przy użyciu komponentu DSP48 i wyświetlanie wyniku mnożenia na wyświetlaczu LCD. Pobierz

Ćwiczenie 6

Implementacja wirtualnego procesora w strukturze FPGA typu SPARTAN-3 (Microblaze, EDK, XPS, wyświetlacz 7-segmentowy)

Celem ćwiczenia jest zdobycie umiejętności wykorzystywania narzędzia EDK ułatwiającego projektowanie wirtualnych procesorów wbudowanych w układy programowalne FPGA XILINX. W ćwiczeniu należy wykonać projekt czasomierza wyświetlającego kolejne wartości jednostek czasu na wyświetlaczu 7-segmentowym jako programu wykonującego się na procesorze Microblaze. Pobierz

Ćwiczenie 7

Projekt i implementacja układu cyfrowego w strukturach CPLD CoolRunner2 (PWM, układy CPLD)

Nabycie umiejętności w posługiwaniu się oprogramowaniem ISE9.1. Zapoznanie się z płytką prototypową w której zamontowany jest układ CPLD (CoolRunner2), a następnie wykonanie projektu układu modulatora PWM ze zmiennym wypełnieniem okresu. Pobierz

Ćwiczenie 8

Projekt i implementacja układu analogowo-cyfrowego w strukturach PsoC (asembler, DAC, ADC, LCD, RS232)

Zapoznanie się z budową i możliwościami układów analogowo-cyfrowych firmy Cypress, a w szczególności układem CY8C26643. Stworzenie projektu układu (opisanego w języku asembler) do pomiaru napięcia. Pobierz

Ćwiczenie 9

Obsługa wyświetlacza LCD VI-201-DP-RC-S (wyświetlacze LCD, FPGA)

Zapoznanie się z obsługą narzędzia do syntezy i implementacji projektu, napisanego w języku VHDL, jakim jest ISE9.2. Zapoznanie się z budową i możliwościami płytki prototypowej z układem Spartan II XC2S100 na pokładzie. Stworzenie projektu pozwalającego na wyświetlenie wartości 4-bitowego licznika modulo 10. Pobierz

Ćwiczenie 10

Eliminacja wpływu drgań styków w strukturach FPGA (drgania styków, licznik, XC2VP4, 2VPxLC)

Celem ćwiczenia jest zapoznanie studenta ze sposobami eliminacji wpływu drgań styków na stan układu elektronicznego. Wykonanie ćwiczenia polega na zaprojektowaniu algorytmu eliminacji wpływu drgań styków, dokonaniu jego implementacji do struktury programowalnej XC2VP4 oraz sprawdzeniu poprawności jego działania. Wykorzystanie narzędzia ChipScope-Pro pozwala zaobserwować sygnał cyfrowy reprezentujący stan przycisku przed i po eliminacji drgań. Pobierz

Ćwiczenie 11

Wykorzystanie bloków pamięciowych RAMB w układach FPGA (RAMB, XC2V1000, V2MB1000, RAMB)

Celem ćwiczenia jest zapoznanie studenta z możliwościami bloków pamięciowych RAMB będących obecnie jednym z podstawowych zasobów układu programowalnego FPGA. W trakcie zajęć student zdobędzie praktyczną umiejętność konfiguracji, implementacji i wykorzystania w. w. bloków pamięciowych poprzez opis w języku VHDL. Pobierz

Ćwiczenie 12

Opis i implementacja układu cyfrowego z wykorzystaniem Matlaba (System-Generator, Matlab, Virtex4, ML401)

Celem ćwiczenia jest zapoznanie studenta z narzędziem System-Generator oraz pokazanie możliwości wykorzystania Matlaba i Simulinka w opisie układów cyfrowych implementowanych w struktury FPGA. W trakcie tego ćwiczenia prosty projekt układu cyfrowego zostanie opisany w środowisku Matlab a następnie zaimplementowany do układu programowalnego. Student ma możliwość sprawdzić działanie projektu wykorzystując symulację oraz obserwując działający układ. Pobierz

Dodatkowe materiały niezbędne do realizacji powyższych ćwiczeń można pobrać tu.